Clár ábhair ceilt
1 Dáileoir FPGA XILINX 63234 END
2 Réamhrá
3 Spreagadh File Cur síos
4 Doiciméid / Acmhainní
4.1 Tagairtí

XILINX-lógó

Dáileoir FPGA XILINX 63234 END

Táirge Dáileoir XILINX-63234-END-FPGA

Nóta Tábhachtach: Cuirtear an PDF seo de Thaifead Freagraí ar fáil chun a inúsáidteacht agus a inléiteacht a fheabhsú. Tá sé tábhachtach a thabhairt faoi deara go bhfuil Taifid Freagraí Webábhar bunaithe ar chlár atá nuashonraithe go minic de réir mar a bhíonn faisnéis nua ar fáil. Meabhraítear duit cuairt a thabhairt ar Thacaíocht Theicniúil Xilinx Websuíomh agus athview (Freagra Xilinx 63234) don leagan is déanaí den Fhreagra seo.

Réamhrá

Mar gheall ar an gcaoi a bhfuil cuimhní DDR2 agus DDR3 ailtireachta agus an chaoi a bhfuil rialtóir sraith MIG 7 deartha, níl an fheidhmíocht simplí. Éilíonn sé tuiscint ar pharaiméadair éagsúla Jedec Timing agus Ailtireacht rialtóra, agus beidh ort insamhaltaí a rith chun na meastacháin a fháil. Is ionann an prionsabal ginearálta chun feidhmíocht a chinneadh, ach soláthraíonn an doiciméad seo bealach éasca chun éifeachtúlacht a fháil ag baint úsáide as an MIG ex.ampdearadh le cabhair ón mbinse tástála agus ón spreagadh files ceangailte anseo.

Bandaleithid Éifeachtach
Ní bhaineann bus sonraí DRAM bandaleithead beagnach buaic amach ach amháin le linn pléascanna léitheoireachta agus scríbhneoireachta, agus laghdaíonn a fhorchostais an ráta sonraí éifeachtach.

Dáileoir XILINX-63234-END-FPGA-fig-36

Cúpla seanampis lú forchostais iad

  • am réamhmhuirear á rochtain ar rónna sa bhanc céanna (Níl an seoladh rochtana sa bhuail an ró-leathanaigh chéanna)
  • scríobh am athshlánaithe le hathrú ó rochtain scríofa go léamh
  • am tiontaithe bus chun athrú ó rochtain léitheoireachta go rochtain scríbhneoireachta

Timthriallta cloig ag aistriú sonraí

  • Éifeachtúlacht (%) = ——————————————-

Timthriallta clog iomlána
Bandaleithead Éifeachtach = Bandaleithead Buaic * Éifeachtúlacht

Giniúint Dearaidh MIG

  • Déan tagairt do UG586 Caibidil 1 le haghaidh sonraí céim ar chéim ar MIG IP agus seanample giniúint dearadh.
  • Sula ritheann tú insamhalta feidhmíochta Sraith MIG 7, déan an méid seo a leanas lena chinntiú go bhfuil do thimpeallacht insamhalta i gceart.
  • Oscail an MIG exampDéan na leabharlanna cuí a dhearadh agus a mhapáil, reáchtáil an ionsamhlúchán, agus cinntigh gur féidir leat an teachtaireacht “triail a rith” a fheiceáil sa tras-scríbhinn.
  • Chun an sreabhadh a léiriú, ghin mé IP MIG do xc7vx690tffg1761-2 agus ghlaoigh mé ar an exampdearadh.
  • Dhá rud ba chóir a thabhairt faoi deara ná giotán seolta cuimhne agus roghnú mapála seoltaí cuimhne.
  • Le haghaidh example, roghnaigh mé MT41J128M8XX-125 faoin roghchlár anuas páirteanna cuimhne.Dáileoir XILINX-63234-END-FPGA-fig- (1)

Maidir leis an gcuid cuimhne roghnaithe ó Fíor-1, ró = 14, colún = 10 agus banc = 3, mar sin app_addr_width = ró + colún + banc + céim = 28

Dáileoir XILINX-63234-END-FPGA-fig- (2)

Is féidir leat BANK_ROW_COLUMN nó ROW BANK_COLUMN a roghnú.
Tá an colún ROW BANK fágtha agam, arb é mapáil réamhshocraithe an seoladh é.

Example design Insamhladh le binse tástála sintéiseithe

  • Faoi shocruithe insamhalta, roghnaigh Insamhlóir QuestaSim/ModelSim agus brabhsáil go dtí suíomh na leabharlann tiomsaithe.
  • Le haghaidh sonraí maidir le pointeáil chuig cosán suiteála uirlisí tríú páirtí, an insamhlóir sprice a roghnú, agus leabharlanna a thiomsú agus a mhapáil, is féidir leat tagairt a dhéanamh do (UG900) Vivado Design Suite User Guide Logic Simulation.Dáileoir XILINX-63234-END-FPGA-fig- (3)

Insamhlaigh an Comhéadan Úsáideora Grafach (Cliceáil ar an táb Rith Insamhladh sa bhainisteoir tionscadail) agus déan cinnte go bhfeiceann tú an teachtaireacht “tástáil rite” sa tras-scríbhinn.

Modhnuithe RTL Insamhladh Feidhmíochta

  1. Cliceáil ar dheis ar an táb foinsí, roghnaigh “cuir foinsí insamhalta leis nó cruthaigh iad”, brabhsáil chuig mig7_perfsim_traffic_generator.sv file agus cliceáil críochnaigh chun é a chur leis.
  2. Cliceáil ar dheis ar an táb foinsí, roghnaigh “cuir foinsí insamhalta leis nó cruthaigh iad”, brabhsáil go dtí perfsim_stimulus.txt, agus cliceáil críochnaigh á chur leis.
  3. Déan trácht ar an seanamptoirt le_top sa sim_tb_top.v file.
  4. Cuir na línte RTL thíos le sim_tb_top,vDáileoir XILINX-63234-END-FPGA-fig- (4)Dáileoir XILINX-63234-END-FPGA-fig- (5)Dáileoir XILINX-63234-END-FPGA-fig- (6)Dáileoir XILINX-63234-END-FPGA-fig- (7)Dáileoir XILINX-63234-END-FPGA-fig- (8)
  5. Athraigh APP_ADDR_WIDTH, APP_DATA_WIDTH, RANK_WIDTH, H, agus BANK_WIDTH de réir do rogha cuid chuimhne. Is féidir luachanna a fháil ón _mig.v file.
  6. Féadfaidh an t-ainm cruthaithe buí mig_7series_0_mig athrú ag brath ar ainm do chomhpháirte le linn chruthú IP.n, Fíoraigh an bhfuil ainm difriúil roghnaithe agat agus athraigh é dá réir.Dáileoir XILINX-63234-END-FPGA-fig- (9)
  7. Nuair a bheidh an seoladh IP ginte oscail an comhad _mig.v file agus cros-seiceáil a dhéanamh le haghaidh aon athruithe in ainmneacha comharthaí LHS agus iad a cheartú.
  8. Ba chóir app_sr_req, app_ref_req, agus app_zq_req a thosú go 0.
  9. Mar example_top.v tá trácht amach agus nua fileMá chuirtear s leis, is dócha go bhfeicfidh tú “?” in aice leis an mig_7series_0_mig.v file faoi ​​fhoinsí insamhalta.
  10. Chun an ceart a mhapáil file, cliceáil ar dheis ar mig_7series_0_mig.v, roghnaigh “Cuir Foinsí Leis”, brabhsáil go dtí /mig_7series_0_example.srcs/sources_1/ip/mig_7series_0/mig_7series_0/user_design/rtl agus cuir an mig_7series_0_mig_sim.v leis file.
  11. Má fheiceann tú “?” don bhun files, cuir gach RTL leis files sna fillteáin clocking, controller, ip_top, phy, agus UI.Dáileoir XILINX-63234-END-FPGA-fig- (10)
  12. Nuair a bheidh na hathruithe RTL déanta agus gach ceann de na is gá fileMá chuirtear s le do Fhoinsí Insamhalta, ba cheart go mbeadh an Ordlathas cosúil le Fíor 5.
  13. Tá an fileTá na modúil atá aibhsithe i ndearg curtha leis le déanaí, agus táthar ag súil le “?” ar mhodúil a bhaineann le ECC toisc go bhfuil an rogha ECC díchumasaithe sa chumraíocht chuimhne roghnaithe.

Spreagadh File Cur síos

Tá 48 giotán i ngach patrún spreagtha, agus déantar cur síos ar an bhformáid i bhFíor 6-1 go 6-4.

Dáileoir XILINX-63234-END-FPGA-fig- (11)

Ionchódú Seoltaí (Seoladh [35:0])
Tá an seoladh ionchódaithe sa spreagadh mar atá i bhFíor 7-1 go Fíor 7-6. Ní mór na réimsí seolta go léir a iontráil san fhormáid heicsidheachúlach.

Tá leithead inroinnte ar cheithre ag gach réimse seolta le cur isteach san fhormáid heicsidheachúlach. Ní sheolann an binse tástála ach na giotáin riachtanacha de réimse seolta chuig an Rialaitheoir Cuimhne. Mar shampla.ampm.sh., i gcumraíocht ocht mbanc, ní sheoltar ach Giotáin bhainc [2:0] chuig an Rialaitheoir Cuimhne, agus déantar neamhaird de na giotáin atá fágtha. Soláthraítear na giotáin bhreise le haghaidh réimse seoltaí ionas gur féidir leat an seoladh a iontráil i bhformáid heicsidheachúlach. Ní mór duit a dheimhniú go gcomhfhreagraíonn an luach a iontráladh do leithead chumraíochta ar leith.

Dáileoir XILINX-63234-END-FPGA-fig- (12)

  • Seoladh an Cholúin (Colún[11:0]) – Cuirtear Seoladh an Cholúin sa spreagadh ar fáil do 12 giotán ar a mhéad, ach ní mór duit aghaidh a thabhairt air seo bunaithe ar an bparaiméadar leithead colúin atá leagtha síos i do dhearadh.
  • Seoladh na Ró (Ró[15:0]) – Cuirtear seoladh na ró sa spreagadh ar fáil do 16 giotán ar a mhéad, ach ní mór duit seoladh a thabhairt
  • Tá sé seo bunaithe ar an bparaiméadar leithead ró atá socraithe i do dhearadh.
  • Seoladh an Bhainc (Bank[3:0]) – Cuirtear seoladh an Bhainc sa spreagadh ar fáil do cheithre ghiotán ar a mhéad, ach ní mór duit aghaidh a thabhairt air seo bunaithe ar an bparaiméadar leithead bainc atá socraithe i do dhearadh.
  • Seoladh Ranga (Rang[3:0]) – Cuirtear seoladh ranga sa spreagadh ar fáil do cheithre ghiotán ar a mhéad, ach ní mór duit aghaidh a thabhairt air seo bunaithe ar an bparaiméadar leithead ranga atá leagtha síos i do dhearadh.
  • Cuirtear an seoladh le chéile bunaithe ar an bparaiméadar MEM_ADDR_ORDER barrleibhéil agus seoltar chuig an gcomhéadan úsáideora é.

Athchraoladh Ordú (Athchraoladh Ordú [7:0])

  • Is é líon athrá an ordaithe líon na n-uaireanta a dhéantar an t-ordú faoi seach a athdhéanamh ag an gComhéadan Úsáideora. Méadaítear an seoladh do gach athrá faoi 8. Is é 128 an líon athrá uasta.
  • Ní dhéanann an binse tástála seiceáil ar theorainn an cholúin, agus fillteann sé timpeall má shroichtear an teorainn uasta colún le linn na n-incrimintí.
  • Líonann na 128 Ordú an leathanach. I gcás aon seoladh colúin seachas 0, críochnaíonn comhaireamh athrá 128 ag trasnú.
  • Fillteann teorainn an cholúin timpeall go dtí tús sheoladh an cholúin.

Úsáid Bus

Ríomhtar úsáid an bhus ag an gComhéadan Úsáideora, agus líon iomlán na Léamha agus na Scríbhneoireachta á chur san áireamh, agus úsáidtear an chothromóid seo a leanas:

Dáileoir XILINX-63234-END-FPGA-fig- (13)

  • Tógann BL8 ceithre thimthriall clog cuimhne
  • Is é deireadh_an_spreagtha an t-am a bhíonn na horduithe go léir déanta.
  • Is é calib_done an t-am a dhéantar an calabrú.

Example Patrúin
Tá na seanamptá níos lú bunaithe ar an socrú MEM_ADDR_ORDER chuig BANK_ROW_COLUMN.

Patrún Léite Aonair
00_0_2_000F_00A_1 – Is léamh amháin é an patrún seo ón 10ú colún, ón 15ú sraith, agus ón dara banc.

Dáileoir XILINX-63234-END-FPGA-fig- (14)

Patrún Scríobh Aonair
00_0_1_0040_010_0 – Is ionann an patrún seo agus scríobh amháin chuig an 32ú colún, an 128ú sraith, agus an chéad bhanc.

Dáileoir XILINX-63234-END-FPGA-fig- (15)

Scríobh agus Léigh Aonair chuig an Seoladh céanna

  • 00_0_2_000F_00A_0 – Is scríobh aonair chuig an 10ú colún, an 15ú ró, agus an dara banc é an patrún seo.
  • 00_0_2_000F_00A_1 – Is léamh aonair ón 10ú colún, ón 15ú ró, agus ón dara banc an patrún seo.Dáileoir XILINX-63234-END-FPGA-fig- (16)

Scríobhann agus Léann Il leis an Seoladh céanna

  • 0A_0_0_0010_000_0 – Freagraíonn sé seo do 10 scríobh le seoltaí ag tosú ó 0 go 80, atá le feiceáil sa cholún.Dáileoir XILINX-63234-END-FPGA-fig- (17)
  • 0A_0_0_0010_000_1 – Freagraíonn sé seo do 10 léamh le seoladh ag tosú ó 0 go 8,0, atá le feiceáil sa cholún.Dáileoir XILINX-63a234-END-FPGA-fig- (18)

Wrap Leathanaigh le linn Scríobhann
0A_0_2_000F_3F8_0 – Freagraíonn sé seo do 10 scríobh agus seoladh an cholúin fillte go dtí tús an leathanaigh tar éis scríobh amháin.

Dáileoir XILINX-63234-END-FPGA-fig- (19)

An Gineadóir Tráchta Feidhmíochta a Insamhladh
Ag an bpointe seo, tá tú críochnaithe leis an MIG exampinsamhalta dearaidh. Tugann sé seo le fios go bhfuil do shocrú insamhalta réidh, go bhfuil modhnuithe RTL insamhalta feidhmíochta déanta agat, go bhfuil an t-ordlathas insamhalta nua ceart, agus go dtuigeann tú na patrúin spreagtha. Rith an insamhalta arís le 16 scríobh agus léamh i perfsim_stimulus.txt.

Dáileoir XILINX-63234-END-FPGA-fig- (20)

  • Rith gach rud, fan go dtí go ndearbhaítear an comhartha init_calib_complete, agus beidh tú in ann líon na scríbhinní agus na léamha atá beartaithe a fheiceáil. Stopfaidh an insamhalta ansin.Dáileoir XILINX-63234-END-FPGA-fig- (21)
  • Nuair a iarrtar ort an insamhalta a scor, roghnaigh Níl ​​agus téigh go dtí an fhuinneog trascríbhinne, áit a mbeidh tú in ann na staitisticí feidhmíochta a fheiceáil.Dáileoir XILINX-63234-END-FPGA-fig- (22)
  • Má roghnaíonn tú “scoir den insamhalta,” scríobhfar staitisticí feidhmíochta chuig file darb ainm mig_band_width_output.txt atá suite sa fhillteán sim_1/behave.
  • Exampcosán an eolaire:- /mig_7series_0_example_perf_sim\mig_7series_0_example.sim/sim_1/behavDáileoir XILINX-63234-END-FPGA-fig- (23)

D'fhéadfá Wonder cén fáth an percentagNíl ach 29 ar úsáid an bhus. Déan an insamhalta arís leis na socruithe IP céanna, ach an spreagadh a athrú file go 256 scríobhann agus 256 léann

  • ff_0_0_0000_000_0
  • ff_0_0_0000_000_1

Feicfidh tú an percen anoistage mar 85, rud a thugann le fios go dtugann DDR3 úsáid níos fearr den bhus le haghaidh sraith fhada pléascanna scríofa agus léitheoireachta.

Dáileoir XILINX-63234-END-FPGA-fig- (25)

Bealaí ginearálta chun Feidhmíocht a fheabhsú
Is féidir na fachtóirí a mbíonn tionchar acu ar éifeachtúlacht a roinnt ina dhá chuid:

  1. Cuimhne SonrachDáileoir XILINX-63234-END-FPGA-fig- (26)
  2. Rialaitheoir Sonrach

Tugann Fíor 9 barraíocht duitview de na téarmaí atá sainiúil don chuimhne.
Murab ionann agus SRAManna agus Cuimhní Bloc, ní hé feidhmíocht DDR2 nó DDR3 an ráta sonraí uasta amháin.

Braitheann sé ar go leor fachtóirí uainiúcháin, lena n-áirítear:

  • tRCD: Moill ar Ordú Ró (nó moill ó ras go cas).
  • tCAS(CL): Moill stróbach seoladh colúin.
  • tRP: Moill réamhluchtaithe sraithe.
  • tRAS: Am Gníomhach Ró (gníomhachtaigh le réamhathrú).
  • tRC: Am timthrialla ró. tRC = tRAS + tRP
  • tRAC: Moill rochtana randamaí. tRAC = tRCD + tCAS
  • Moill scríbhneoireachta tCWLCASas.
  • tZQ: Am calabrúcháin ZQ.
  • tRFC: Am Timthriall Athnuachana Ró
  • tWTR: Moill Scríobh chuig Léamh. Am an idirbhirt scríbhneoireachta dheireanaigh chuig an ordú Léamh.
  • tWR: Am Aisghabhála Scríbhneoireachta. An t-am ón idirbheart scríbhneoireachta deireanach go dtí an t-am Réamhmhuirearaithe.
  • Braitheann uainiú na bparaiméadar uile atá liostaithe ar an gcineál cuimhne a úsáidtear agus ar ghrád luais na coda cuimhne.
  • Is féidir tuilleadh sonraí faoi na sainmhínithe agus na sonraíochtaí uainiúcháin a fháil i gcaighdeáin DDR2 agus DDR3 JEDEC nó in aon bhileog sonraí maidir le gléas cuimhne.

Braitheann éifeachtúlacht go príomha ar an gcaoi a ndéantar rochtain ar chuimhne. Tugann patrúin seoltaí éagsúla torthaí éifeachtúlachta éagsúla.

Forchostais uainiú cuimhne

  1. Am gníomhachtaithe agus am réamhmhuirearaithe agus athrú á dhéanamh go bainc/sraitheanna nua nó athrú sraitheanna laistigh den bhanc céanna.- Mar sin, laghdaíonn tú athrú sraithe, rud a fhéadann tRCD agus tRP a bhaint.
  2. Seol orduithe leanúnacha scríofa nó léite - Ag coinneáil uainiú tCCD.
  3. Íoslaghdaigh an t-athrú orduithe scríobh-go-léamh agus léamh-go-scríobh – Am téarnaimh scríbhneoireachta chun rochtain a athrú go rochtain léitheoireachta, agus am slánúcháin an bhus chun athrú ó léamh go scríobh.
  4. Socraigh eatramh athnuachana ceart.
    • a. Éilíonn DDR3 SDRAM timthriallta Athnuachana ag eatramh tréimhsiúil meánach de tREFI.
    • b. Is féidir uasmhéid de 8 n-ordú Athnuachana breise a eisiúint roimh ré (“tarraingthe isteach”). Ní ​​laghdaíonn sé seo líon na n-athnuachan, ach tá an t-eatramh uasta idir dhá ordú Athnuachana máguaird teoranta do 9 × tREFI.Dáileoir XILINX-63234-END-FPGA-fig- (27)
  5. Bain úsáid as na bainc uile – Is fearr meicníocht aghaidheoireachta oiriúnach a bheith agat.
    • a. Colún-Ró-Bhainc: I gcás idirbheart a tharlaíonn thar spás seoltaí seicheamhach, osclaíonn an croí an ró chéanna go huathoibríoch sa chéad bhainc eile den fheiste DRAM chun leanúint leis an idirbheart nuair a shroichtear deireadh ró atá ann cheana féin. Tá sé an-oiriúnach d'fheidhmchláir a éilíonn pléascadh paicéad mór sonraí chuig suíomhanna seoltaí seicheamhacha.
    • b. Banc-Ró-Colún: Agus teorainn ró á trasnú, dúnfar an ró reatha, agus osclófar ró eile laistigh den bhanc céanna. Is seoladh bainc é MSB ar féidir é a úsáid chun aistriú ó bhainc éagsúla. Tá sé oiriúnach le haghaidh idirbhearta níos giorra, níos randamaí chuig bloc amháin cuimhne ar feadh tamaill, agus ansin léim go bloc eile (banc).
  6. Fad pléasctha
    • a. Tacaítear le BL 8 do DDR3 ar an tsraith 7. Tá éifeachtúlacht an-íseal ag BC4, atá níos lú ná 50%. Tá sé seo amhlaidh toisc go bhfuil am forghníomhaithe BC4 mar an gcéanna le BL8. Níl na sonraí ach faoi cheilt taobh istigh den chomhpháirt.
    • b. I gcásanna nach mian leat pléasc iomlán a scríobh, is féidir smaoineamh ar masc sonraí nó scríobh-i-ndiaidh-léamh.
  7. Socraigh eatramh ZQ ceart (DDR3 amháin)
    Seolann an rialtóir orduithe Calabrú ZQ Short (ZQCS) agus ZQ Long (ZQCL).
    • a. Cloí leis an gCaighdeán DDR3 JEDEC
    • b. Pléitear Calabrú ZQ i roinn 5.5 de Chaighdeán SDRAM DDR3 JESD79-3 Sonraíochta JEDEC
    • c. Déanann Calabrú ZQ calabrú ar an Foirceannadh Ar-Bhís (ODT) ag eatraimh rialta chun cuntas a thabhairt ar athruithe ar fud VT
    • d. Tá an loighic le fáil i bank_common.v/vhd
    • e. Cinneann an paraiméadar Tzqcs an ráta ag a seoltar ordú Calabrúcháin ZQ chuig an gcuimhne.
    • f. Is féidir an cuntar a dhíchumasú agus é a sheoladh de láimh ag baint úsáide as app_zq_req, tá sé cosúil le hAthnuachan a sheoladh de láimh. Féach ar (Xilinx Answer 47924) le haghaidh sonraí.Dáileoir XILINX-63234-END-FPGA-fig- (28)

Forchostais Rialaitheora

  1. Léamha Tréimhsiúla – Féach ar (Freagra Xilinx 43344) le haghaidh sonraí.
    • a. Ná hathraigh tréimhse an léite.
    • b. Seachain léamha tréimhsiúla le linn scríbhneoireachta agus eisigh líon na léamha caillte roimh fhíorléamh
  2. Athordú – Féach ar (Freagra Xilinx 34392) le haghaidh sonraí. I gcás dearaí Comhéadain Úsáideora agus AXI, is fearr é seo a bheith cumasaithe.
    • a. Is éard atá in athordú ná an loighic a fhéachann roimh ré ar roinnt orduithe agus a athraíonn ord orduithe an úsáideora chun nach nglacann orduithe neamhchuimhne bandaleithead bailí. Baineann an fheidhmíocht freisin le patrún tráchta iarbhír.
    • b. Bunaithe ar an patrún seoltaí, cuidíonn athordú le réamhmhuirearú agus orduithe gníomhachtaithe a sheachaint agus cuireann sé ar neamhní go n-úsáideann tRCD agus tRP an bandaleithead sonraí.Dáileoir XILINX-63234-END-FPGA-fig- (29)
  3. Déan iarracht líon na Meaisíní Bainc a mhéadú.
    • a. Tá formhór loighic an rialtóra sna meaisíní bainc, agus comhfhreagraíonn siad do bhainc DRAM.
    • b. Bainistíonn meaisín bainc áirithe banc DRAM amháin ag aon am ar leith.
    • c. Bíonn sannadh meaisín bainc dinimiciúil, mar sin ní gá meaisín bainc a bheith ann do gach banc fisiceach.
    • d. Is féidir meaisíní bainc a chumrú, ach is comhbhabhtáil idir achar agus feidhmíocht atá ann.
    • e. Tá líon na meaisíní bainc ceadaithe idir 2-8.
    • f. De réir réamhshocraithe, cumraítear 4 Mheaisín Bainc trí pharaiméadair RTL.
    • g. Chun Meaisíní Bainc a athrú, smaoinigh ar an bparaiméadar nBANK_MACHS = 8 atá i memc_ui_top

Example haghaidh 8 Meaisín Bainc – nBANK_MACHS = 8
Tá tú ar an eolas anois faoi na fachtóirí a mbíonn tionchar acu ar fheidhmíocht. Smaoinigh ar fheidhmchlár suas srutha a thugann 512 beart sonraí duit in aghaidh an phaicéid, agus ní mór duit iad a shábháil chuig suíomhanna cuimhne éagsúla. Ós rud é go bhfuil 512 beart sonraí cothrom le 64 pléasc sonraí DDR3, athrith an t-iarratas.ample dearadh le spreagadh file ina bhfuil 512 scríobh, 512 léamh, agus athrú sraithe le haghaidh gach 64 scríobh nó léamh:

Dáileoir-XILINX-63234-ENXILINX-63234-END-FPGA-fig- (29) Dáileoir-D-FPGA-fig- (30)

Ag deireadh an insamhalta, feicfidh tú go bhfuil úsáid busanna ag 77 faoin gcéad.

Dáileoir XILINX-63234-END-FPGA-fig- (31)
Figiúr 11: Staitisticí Feidhmíochta do 512 scríobhann agus 512 léann – Aistriú rónna do 64 scríobhann nó léann.

Is féidir leat an t-eolas a foghlaimíodh sa chuid roimhe seo a chur i bhfeidhm anois chun an éifeachtúlacht a fheabhsú. Chun na bainc uile a úsáid in ionad an tsraith a athrú, modhnaigh an patrún seoltaí chun an banc a athrú mar a thaispeántar thíos. Is ionann é seo agus ROW_BANK_Column a shocrú i socrú mapála seoltaí cuimhne sa GUI MIG.

Dáileoir XILINX-63234-END-FPGA-fig- (32)

Ag deireadh an insamhalta, feicfidh tú go bhfuil an 77% d'Úsáid Bus a bhí ann roimhe seo ag 87 anois!

Dáileoir XILINX-63234-END-FPGA-fig- (33)
Má theastaíonn éifeachtacht níos airde fós uait, is féidir leat paicéad mór 1024 nó 2048 beart a fháil, nó smaoineamh ar athnuachan láimhe.
Nóta: Ní mholann Xilinx athnuachan an rialtóra a sheachaint, mar nílimid cinnte an mbeidh tú in ann uainiú Athnuachana uathoibríoch JEDEC a chomhlíonadh, rud a théann i bhfeidhm ar iontaofacht na sonraí. Ón rialtóir, is féidir leat NBANNBANk_MACH a athrú chun an feabhas ar fheidhmíocht a fheiceáil. Mar sin féin, d'fhéadfadh sé seo difear a dhéanamh d'uainiú dearaidh. Féach (Freagra Xilinx 36505) le haghaidh sonraí faoi nBANk_MACH.

Dáileoir XILINX-63234-END-FPGA-fig- (33)

Oscail core_name_mig_sim.v file agus athraigh na paraiméadair nBANK_MACHS ó 4 go 8 agus athrith an insamhalta.
Chun go dtiocfaidh luach an pharaiméadair i bhfeidhm sa chrua-earraí, ní mór duit an core_name_mig.v a nuashonrú. fileD'úsáid mé an patrún céanna inar fuaireamar úsáid bus 87% (Fíor 2). Le nBANK_MACHS socraithe go 8, tá an éifeachtúlacht anois 90%.

Dáileoir XILINX-63234-END-FPGA-fig- (35)

Chomh maith leis sin, tabhair faoi deara go mbíonn tionchar diúltach ag rialtóirí ½ agus ¼ ar éifeachtúlacht mar gheall ar a gcuid moilleanna. Mar shampla.ampÓs rud é nach féidir linn orduithe a sheoladh ach gach 4 thimthriall CK, bíonn líonadh breise ann uaireanta nuair a chloítear le sonraíochtaí uainiúcháin íosta DRAM, rud a d'fhéadfadh an éifeachtúlacht a laghdú ón teoiric. Bain triail as rialtóirí éagsúla chun an ceann is fearr a oireann do do riachtanas éifeachtúlachta a aimsiú. Tagairtí

  1. Zynq-7000 AP SoC agus 7 Sraith FPGAs MIS v2.3 [UG586]
  2. Ionad Réitigh Xilinx MIG http://www.xilinx.com/support/answers/34243.html

Stair Athbhreithnithe
13/03/2015 – An chéad eisiúint..

Doiciméid / Acmhainní

Dáileoir FPGA XILINX 63234 END [pdfTreoir Úsáideora
Dáileoir FPGA END 63234, 63234, Dáileoir FPGA END, Dáileoir FPGA

Tagairtí

Fág trácht

Ní fhoilseofar do sheoladh ríomhphoist. Tá réimsí riachtanacha marcáilte *